제9장 Metalization

Issues

1. How integrated transistors can be connected to form a circuit?

2. How is the metalization related to the reliability?

3. Why is Aluminum the best material for metalization?

Key Words

1. evaporation

2. sputtering

3. CVD

4. Step coverage

5. Electromgration

6. junction spiking

7. thermal expansion coefficient

8. stress

Theory

1. electromigration

Technology

1. 실제 metalization은 silicidation, diffusion barrier formation, metal thin film deposition 등으로 이루어져 있다.

2. metalization은 소자의 reliability에 관련있는 공정이므로 생산성과 직결된다.

3. electromigration은 피할 수 없는 현상이다.

4. metalization은 여러 상태의 기판상에 형성되므로 일률적인 원칙을 적용할 수없고 대부분 emperical data에 의존하여 제품별 공법을 개발한다.

5. metal 은 순수 알루미늄에다 여러 가지 원소들을 섞은 합금을 쓰므로 evaporation보다는 sputtering 이 가장 효과적이며 최근 step coverage의 향상을 위해 CVD가 연구되고 있으나 산업화에는 많은 문제가 있다.

6. metalization에 대한 연구 결과는 실험 조건에 따라 큰 차이를 보이므로 연구결과의 이론화가 매우 어렵기 때문에 대부분 경험적 결과를 실제 소자제조에 직접 활용하고 있다.

7. Cu는 conductivity가 좋고 electromigraton에 강하지만 etching이 어려원 사용되지 못하고 있다.

8. Au는 전기전도도가 좋고 corrosion 등에 강하지만 결정입계 특성이 나빠 thermal grooving 등의 문제가 발생되므로 활용되지 않고 있다.

9-1 Introduction

first level metalization

second level metalization

본장에서 설명하고자하는 metallization 기법에 의해 비로서 집적된 트랜지스터들을 임의로 연결, 회로를 구성할 수 있게 되었으며 소위 micro-electronics의 시대가 열리게 되었다.  본 metalliztion 기법이 발명되기 전에는 개별적으로 트랜지스터를 만들어 금속선의 용접으로 연결할 수밖에 없었으며 집적이 불가능하였다. 미국은 William Schokley는 John Barden 등 트랜지스터를 발명한 team의 leader 였는데도 그 공로를 인정받지 못해 팀의 동료들과 같이 노벨상을 타지 못하였으나 metalization의 발명으로 노벨상을 타게 되었다.

Metallization의 발전방향

metalization : 1. 집적회로에서의 interconnection 수단

2. 입력과 출력을 위한 wiring 근거마련 - pad formation

Techniques :  Film formation and lithography

1. evaporation

2. Sputtering

3. CVD ( Chemical Vapor Deposition)

4. Electroplating - 근자에는 거의 사용되지 않는 방법임

1) EVAPORATION

1-1) Filament evaporation - 진공에서 refractory metal (high meting temperature material) Mo, W, Ta, 및 Pt 등을 이용하여 가열 증착하는 방법으로 간단하고 장비 비용이 저렴하다라는 등의 장점이 있는 방면에 최대 증착 온도가 극히 제한적이며( 즉 높은 융점을 갖는 재료는 증착할 수 없음) 오염이 심하고 장비의 수명이 짧으며 증착율의 통제가 불가하다라는 단점등이 있다.

1-2) E-gun Evaporation - tungsten filament로 electron gun을 형성하여 전자빔을 발생, 국부적으로 melting 시켜 증착하는 방법

장점 : no contamination

high temperature 작업이 가능

하다

evaporation rate control 가능

단점 : expansive

complicated control system

high electric field에 의한

x-ray damage

2) SPUTTERING

2-1) DC sputtering

- inert gas ( e.g. Ar)  [eqn: approx] [eqn: 10^-3] torr

- high voltage ( 1-5 keV ) for ionization

- momentum transfer : sputtering

- deposition of the sputtered atoms

장점 : 모든 종류의 metal sputtering 이 가능

excellent deposition rate control ( 1-1000 A /min)

단점 : complicated and expansive

charged atom에 의한 surface damage

절연체 불가

2-2) RF sputtering

- dielectric material 가능

- self bias 이용

- less charge accumulation

- slow deposition rate

- relatively expansive power source

3) CVD

- perfect step coverage 가능

- high selectivity

- difficulty in process operation

- expansive equipment cost

- metal organic source가 풍부하지 않음

박막 형성 기법에 따른 step coverage 의 비교

9-2 Metalization

현재 대단위 집적회로에서는 알루미늄이 주로 쓰이고 있다.

이유 : 고순도가 가능하다

값이 싸다

융점이 낮다

전기전도도가 좋다

최근 대단위 집적에서 쓰이고 있는 전형적인 금속배선의 단면도

여기서 silicide는 실리콘과 금속간 화합물로써 금속과 세라믹(반도체)이라는 두 개의 서로 다른 재료의 접촉을 원활히 하기 위해 형성하는 것이다.

9-3. Silicide ( silicon and transition metal)

why?

앞서 언급한대로 물론 금속과 반도체인 실리콘간의 접촉을 좋게 하기 위함이 주된 원인이다. 그러나 다른 무시할 수 없는 원인은 그림에서와 같이 현재의 대단위 집적에서는 gate 그 자체를 interconnection으로 사용하여야할 만큼 dimension이 작아졌기 때문에 오른쪽 그림처럼 gate 상에 metalization을 할 수 없다.  저항이 30 내지 60 ohm/sq 인 poly silicon gate의 저항은 너무 크므로 저항이 거의 금속수준인 실리사이드를 poly silicon 표면에 형성하여 이를 interconnection에 활용하고자 함이다.

How?

1) Thermal evaporation of transition metal on silicon substrate

2) Heat treatment for Silicidation  (500 도에서 800 사이, 전형적으로 30분간, [eqn: N_2] 또는 진공에서 행함.)

3) etching of unreacted metal

Future Trends

1) Salicidation ( Self Aligned Silicidation)

gate/ source/ drain with one step process

Salicidation이 가능한 metals

Pt, Co, Ni, Pd, Ti

- Not react with oxide

- Selectively etchable

( [eqn: NH_4 OH ``: H_2 O_2 ``: H_2 O``` = 1:1:5] )

2) RTA Process 의 적용 ( 500 도 10 sec + wet etching + 800 도 30 sec)

다음은 우리 실험실에 개발된 RTA process의 전형적인 모습이다 여기서 알 수 있듯이 빠른 시간내에 overshooting 없이 급속열처리가 가능하고 cleaning process 이기 때문에 미래 열처리 방식으로 주목되고 있다.

9-4 현재 Al metalization의 전형적인 문제점 및 그 해결책

9-4-1 Junction spiking - alloy with Si  upto 1.5%

9-4-2 Hillock, whisker, extrusion - vacancy binder 활용 Sb, Cd, In 등을 0.06% solid solution limit 내로 첨가함.

금속선은 그림에서와 같이 여러 가지 기판위에 형성되는데 예를 들어 실리콘 산화막위에 형성된 금속선은 기판과의 thermal expansion coefficient 면에서 order of magnitude 차이가 난다. 이 때문에 가열될 경우 금속성 compressive stress를 느끼게 되고 따라서 stress relief를 위해 extrusion들이 형성되게되며 그림에서와 같은 whisker 라든지 hillock 같은 것들이 형성된다.

오른쪽 그림에서는 hillock 의 형성을 보이고 있는데 grain boundary 의 triple point ( 3 개의 면이 만나는 곳)를 중심으로 grain boundary 가 중요한 역할을 함을 알 수 있다.

이의 방지를 위해서는 overaging을 통해 stress를 해소하든가 vacany binder 들을 첨가하여 atomic motion을 억제하든가 또는 금속막을 형성할 때 기판을 가열함으로써 thermal expansion에 의한 stress build-up을 감소시키는 방법을 사용한다.

9-4-3 Corrosion - current density, grain size, temperature 등이 복합적을 작용함.

9-4-4 Electromigration : [eqn: 4 times 10^5] ~ [eqn: 2 times 10^6] Amps / [eqn: cm^2] cf: 가정용의 경우 4,000 ~ 40,000 Amps/[eqn: cm^2] --이의 해결을 위해 Cu 3 - 4% 합금

But 첫째, drying etching( non-volatile Cu halide 형성) 둘째, etching 후 corrosion 문제 발생 셋째, [eqn: SiO_2] 내로 Cu 확산 따라서 최근에는 Al/Ti 또는 Al/W 합금을 이용함.

Valence electrons [eqn: ->] electron sea 형성

electron wind force : friction between electrons and ion cores due to high current [eqn: ->] 그림에서 오른쪽으로 작용

Field force : small due to electron screening effect [eqn: <-] 그림에서 왼쪽으로 작용

Good : purification in zone refining etc. : high temperature, low

current

Bad : failure in metalization of semiconductor devices : low

Temperature, high current

Nerst-Einstein relation : velocity of moving atom

[eqn: V_i ~=~ D over kT cdot F_i]

where [eqn: F_i] in electromigration = [eqn: Z_i^*] E q

E : electric feld

[eqn: Z_i^*] q : effective charge

wind force [eqn: Z_i^* ``= - z gamma~ left( N over N_d right) ~left(rho_d over rho right)]

z : valency of the matrix atom

gamma : averaging term

[eqn: rho_d] : specific resistivity of the mobile defect

[eqn: N_d over N] : concentration of moving defect

[eqn: rho] : resistivity of the metal

[eqn: d iv V = {D_o`` z^* q`` rho `j `Q}over {k^2 T^3}left( {partial T} over {partial x}right)exp (Q/kT`)]

large activation energy is desired for less electromigration

cf: Al ~ 0.4 eV

Au ~ 0.9 eV

Al-Cu-Si 0.44 ~ 0.77 eV

따라서 even in perfect single crystal of Al, electromigration happens....

Phenomenological equation useful in practice,

[eqn: t_50 = Aj^-n exp (Q/kT)]

A is related to the structure, electrical diffusion properties

typically 1 < n < 3

** Grain Size

Low temperature process : grain boundary diffusion important than

bulk D

surface diffusion

diffusion through dislocation

-> precipitation on grain boundaries - physically prohibit the atomic motion

intermetallic compound [eqn: CuAl_2] : Al diffusion 억제 [eqn: - >]corrosion problem

**Geometric Factor

- step region related to stress

- wire bonding region related

to stress

- width/ thickness effect

related to grain size

- conductor length effect

related to statistics

** Thermal Gradient

[eqn: F = Q^* 1 over T left( {partial T} over {partial x}right)]

where [eqn: Q^*] : effective hear (materials constant) = [eqn: {pi k^2 T^2 Delta x}over {3 E_F} z^*]

여기서 [eqn: Delta x] : Friedel parameter

Electro-transport : uni-directional

Thermo-transport : symmetrical

9-5 Data Analysis

*Note for Data Analysis

1) accelerated failure test for time limitation

high temp high current density

typically for Al, 200 도 [eqn: 10^3] kA /[eqn: cm^2]

Can it be extrapolated to normal use conditions?

( Low I, low T, long times, large population)

2) length effect can be generalized?

long conductors lead to short [eqn: t_50] but small [eqn: sigma]

3) planar [eqn: SiO_2] substrate data are useful for non-planar Si/[eqn: SiO_2]

substrate?

4) packaging effect are taken into account?

5) grain size deviation can be neglected?

Core Findings

1. silicidation은 Pt, Co 등 일부 금속에서만이 self aligned process 가 가능하다.

2. junction spiking을 막기 위해서 Al 에다 silicon을 solubility 이하로 섞는다.

3. extrusion 및 hillock 현상의 감소를 위해서 vacancy binder를 solubility 이하로 섞는다.

4. electromigration 현상의 방지를 위해서 Cu 등을 solubility 이상으로 섞음으로써 결정입계에서의 precipitation을 유발시킨다.