제3장 산화공정 (Oxidation)

Issues

1. Prediction of oxide thickness after oxidation

2. Electrical characterization of the silicon oxide thin film

3. Applications of the oxide layer

4. Determination of the threshold voltage in MOS transistor

5. Redistribution of the dopant in silicon after the oxidation

6. Evaluation of the charge in the oxide and their effect on

the electrical properties of the oxide

Key words

1. Deal-Groove Model

2. Linear rate constant

3. Parabolic rate constant

4. C-V measurements

5. Threshold Voltage

Theory

1. Deal-Groove Model

Technology

1. 반도체 집적회로의 구성에 있어서 산화막은 매우 중요한 재료이다. MOS 소자의 gate oxide로써 결정적인 역할을 하는 중요한 구성요소중 하나이며 집적된 소자간의 전기적 고립을 위해 쓰이는 소위 filed oxide를 비롯하여 박막간의 전기적 절연을 위한 dielectric layer 역시 실리콘 산화막으로 형성한다.

2. Gate oxide 는 200 ANGSTROM 이하로 한다. ( 두께가 얇을수록 capacitance는 커지기 때문)

3. 절연용 산화막의 두께는 2 mu 이하로 한다.( contact에서의 metal coverage를 위해 너무 두꺼우면 안되며 또 너무 얇을 필요는 없는 공정이기때문)

4. 불순물 확산 방지용 산화막은 주로 1000 ~ 5000 ANGSTROM 으로 한다. ( 리토그라피에서 패턴이 쉽고 불필요한 열처리과정을 최소화하기위해 비교적 얇은 두께를 사용함)

3-1 산화막의 필요성

실리콘이 집적회로의 형성에 적합한 중요한 이유 중에 하나가 바로 산화막이 쉽게 형성될 수 있다는 점이다. 산화막은 기본적으로 절연체로써 하나의 기판 위에 트랜지스터를 비롯한 백만개 이상의 소자를 집적하는 경우 이들의 전기적 분리를 위해 필수적이다. MOS 트랜지스터의 경우는 게이트 산화막으로 두께가 최근에는 300 Å 미만의 양질의 막이 사용된다. 또한 DRAM (Dynamic Random Access Memory) 의 경우, 유전체로써 정보저장에 긴요하게 이용된다. 이밖에도 보호피막으로 쓰이며 이온주임이나 확산 등에 의해 필요한 부분만 국부적으로 불순물 (도펀트)를 첨가하고자 할 때 마스크로 사용된다. 최근에는 실리콘웨이퍼 표면을 깨끗이 하기 위해 희생 산화막 (sacrificial oxide)를 키운 다음 이를  불산용액에 에칭하는 방법도 사용되고 있다. 따라서 산화막의 형성은 반도체 집적회로의 형상과정 중 반복적으로 되풀이되며 특히[eqn: 1,000 ^o C] 정도의 고온에서 주로 행하여지므로 집적공정의 전반적인 흐름에 따라 적절히 통제, 조절되어야 한다.

3-2 실리콘 산화막의 특성

실리콘 산화물인 [eqn: SiO_2] 는 일반적으로 다음과 같은 특성을 가지고 있다.

1. 사진식각에 의해 쉽게 선택적으로 에칭될 수 있다.

[eqn: SiO_2] 는 묽은 HF 용액에 녹아 내리며 실리콘은 전혀 에칭이 되지 않기 때문에 사진식각에 의해 쉽게 패턴을 형성할 수 있다.

2. 대부분의 중요한 도편트 들에 대해 마스크로 사용될 수 있다.

실리콘 집적공정에 주로 쓰이는 B, P, As, Sb 등은 실리콘에서의 확산 속도가 [eqn: SiO_2] 에서보다 훨씬 크기 때문에[eqn: SiO_2] 패턴을 형성할 경우 실리콘에 노출된 부분만이 도핑되어 원하는 소자를 형성할 수 있다. 예를 들어 Ga 의 경우는 [eqn: SiO_2] 내에서 실리콘에서보다 확산속도가 빠르기 때문에 [eqn: SiO_2] 를  마스크로 이용할 수 없다.

3. [eqn: SiO_2]는 거의 완벽한 절연체이다.

[eqn: SiO_2] 는 저항이 [eqn: 10^16] ohm cm 이상이며 band gap 이 9 eV 정도로 절연체이다. 또한 실리콘을 열산화 시켜 [eqn: SiO_2]를 형성하는 경우, 실리콘과의 계면특성이 매우 우수하여 MOS 소자의 gate oxide로 사용될 수 있다. 반면 GaAs 화합물 반도체의 경우는 계면특성이 우수한 산화물을 형성할 수 없으므로 MOS 소자의 구성이 불가능하며 단지 MESFET (Metal Semiconductor Field Effect Transistor) 만이 가능하다. [eqn: SiO_2]를 절연막으로 유전체 (capacitor)를 형성할 경우 계면특성이 우수하므로 누설전류가 매우 적으며 양질의 산화막을 형성하므로 항복전압이 600 [eqn: approx] 900 V/cm 로 매우 높다.

4. 열산화시의 부피 팽창

실리콘을 열산화 시켜 [eqn: SiO_2]를 형성할 경우, 그림과 같이 약 2배로 부피가 늘어난다. 즉 1 micron 의 silicon이 소모되어 2.22 micron 의 [eqn: SiO_2] 가 형상된다. ( 1[eqn: mu]m 의 [eqn: SiO_2] 성장시 0.46[eqn: mu]m 의 실리콘이 소모된다.) 산화시 이같은 부피의 팽창은 소자의 집적공정에 유용하게 쓰인다. 소자의 고립은 집적공정의 초기에 행하여 지는데 실리콘 질화막이 산화되지않는 특성을 이용하여 실리콘을 부분산화시켜 이룬다. 이를 소위 LOCOS (Local Oxidation of Silicon) 이라 한다.

질화막을 이용한 LOCOS 공정

질화막을 화학증기증착 (CVD: Chemical Vapor Deposition) 에 의해 형성하고 사진식각을 거쳐 부분적으로 에칭한 후 이를 산화기키면 공기중에 노출된 실리콘 표면이 산화되면서 부피팽창에 의해 산화막의 두께가 변화하는 영역이 생긴다. 이 부분을 새부리 영역 (Bird's Beak) 이라하며 경사가 완만한 표면을 얻을 수 있다는 장점이 있다. 이 같은 완만한 경사는 후 공정에 막대한 영향을 끼친다. 즉, 만약 경사가 완만한지 않으면 새로운 박막층을 형성하고 이를 건식에칭하는 경우 아래 그림과 같이 잔여물 (residue) 가 생기는 문제가 발생한다.  최근의 고집적소자에 있어서는 필요이상의 새부리 영역을 감소시키고자 여러 가지 방법이 개발되고 있으며 또한 앞서의 잔여물 형성을 능동적으로 이용하는 사례가 늘고 있다.

3-3  산화막의 성장원리 ( Growth kinetics of silicon oxide)

실리콘을 비롯한 일반 무기재료의 산화형상은 오래 전부터 연구되어 왔으며 산화반응에 대한 정통적인 모델을 Deal 과 Grove 가 개발한 소위 Deal-Grove model이다. 이를 실리콘의 산화공정에 적용할 경우 아래 그림과 같이 나타낼 수 있다.

steady state, 즉 산화막의 두께가 일정한 속도로 성장하는 경우에는 공기/[eqn: SiO_2] 의 계면과 [eqn: SiO_2]/Si 의 계면에서 그 어느곳에서나 산소가 축적되거나 감소될 수 없으므로 산소의 이동량 (flux) 는 같아야 한다. 따라서 공기중으로부터 산화막으로의 이동량을 [eqn: F_1], 산화막 내부에서의 이동량을 [eqn: F_2], 그리고 [eqn: SiO_2]로부터 실리콘 내부로의 이동량을 [eqn: F_3] 라고 한다면 steady state에서는 [eqn: F_1 = F_2 = F_3] 가 된다. 이들 각각의 이동량은 다음과 같이 구할 수있다.

1) 가스상태의 산소 이동량 [eqn: F_1] 은 농도구배에 선형적으로 비례한다고 가정할 때,

[eqn: F_1` =~ h_g `(C_g - C_s `)~~ 여기서 ~h_g` =] 기상 질량전달 계수 (cm /sec) ------(1)

[eqn: C_g] 와 [eqn: C_s] 는 집적 측정이 불가능하므로 Henry의 법칙과 이상기체 법칙을 적용하여 아래와 같이 측정 가능한 변수로 바꿀 수 있다.

즉 Henry의 법칙에 의하면,

[eqn: C_o = H P_s` , ~~~C^* = H P_g ~~~ ------ (2)]

또 이상기체 법칙에 의하면,

[eqn: C_g = { P_g} over { kT} ,~~~~ C_s = { P_s} over {kT }~~ -----(3)]

여기서 H : Henry 상수

[eqn: C_o] : 산화막 표면의 평형 산소농도

[eqn: P_s] : 산화막 표면에서의 산소 분압

[eqn: P_g] : 기체상태의 산소 분압

[eqn: C^*] : 산화막 내의 평형농도

(2) 와 (3) 식을 (1) 실에 대입하면 [eqn: F_1 = h (C^* - C_o )] 으로 나타낼 수 있으며 여기서 [eqn: h = { h_g} over {HkT }] 가 된다.

2) 이미 형성된 산화막 내에서의 산소 이동량은 농도구배에 의해 좌우되며 일반적으로 알려져 있는 Fick의 제 1 법칙에 따라,

[eqn: F_2 ~=` - D { dC} over {dx } ~approx~ - D `{ (C_o - C_i` )} over {X_o } ~~---(4)]

여기서 D 는 산화막 내에서의 산소 확산계수이며 단위는 [eqn: cm^2] /sec 이다.

3) 실리콘과 산화막 계면에서 산화반응에 의해 소모되는 산소의 이동량은 실리콘 표면 산화반응 계수 [eqn: K_s] 를 이용하여 다음과 같이 나타낼 수 있다.

[eqn: F_4` = k_s` C_i ~~~ ------(5)]

[eqn: K_s] 의 단위는 cm/sec 이며 앞서의 기상질량전달계수 [eqn: H_g] 와 함께 정확한 해석이 불가능한 막연한 상수의 개념이다. 즉 식 (5)는 실리콘이 산소와 반응할 때 반응 량은 표면에서의 산소농도에 어떤 식으로든 비례할 것이라는 것을 수식적으로 표현한 것에 불과하다.

이제 steady state 상황 하에서는 식 (1), (4), 그리고 (5)에서 나타낸 산소이동량이 같아야 하므로 이를 종합하여 다음과 같이 [eqn: C_i] 와 [eqn: C_o] 의 값을 구할 수 있다.

[eqn: C_i ~= `{ C^*} over {1 + { k_s } over {h } + { k_s `X_o} over {D } }~~~ ---(6)]

[eqn: C_o = { (1+ { k_s`` X_o} over {D })`C^* } over {1 + { k_s} over {h } + { k_s`` X_o} over {D } } ~~-----(7)]

또한 산소이동량 [eqn: F = F_1 = F_2 = F_3] 로부터 F의 값을 구하면,

[eqn: F ~=` { k_s`` C^*} over {1 + { k_s} over {h } + { k_s`` X_o} over {D } }~~---(8)]

이때 산화막의 단위 체적당 필요한 산소분자의 수 N을 설정하면 산화막의 성장속도를 구할 수 있다.

[eqn: { dx} over { dt} ~= `{ F} over {N }~ =`{ k_s`` C^* /N} over {1+ k_s over h + {k_s ``X_o } over D }~~-----(9)]

N 값은 순수 [eqn: O_2] 에 대한 산화 (건식산화) 의 경우 [eqn: 2.2 times 10^22 /cm^3] 로 알려져 있으며 습식산화의 경우는 그 값이 [eqn: 4.4 times 10^22 /cm^3] 로 약 2 배에 이른다.

식 (9)를 정리하면,

[eqn: k_s ``C^* `dt ~=` LEFT ( 1 + k_s over h + {k_s ``X_o }over D RIGHT )` dx]

변수분리에 의해 적분하면,

[eqn: k_s INT _{ 0}^{t } dt ~= N INT _{X_i }^{ X_o} ~LEFT ( 1 + k_s over h + {k_s ``X}over D RIGHT )~dx~~----(10)]

여기서 [eqn: X_i] 는 초기 산화막의 두께이다.

이를 풀면 다음과 같은 산화막 두께에 관한 2 차방정식을 얻을 수 있다.

[eqn: X_o^2 + A X_o = B ( t + tau )~~-----(11)]

where, [eqn: A = 2 D (1 over k_s + 1 over h )]

[eqn: B = {2 DC^* } over N]

[eqn: tau = {X_i^2 + A X_i } over B]

A 와 B 는 상수들을 정리한 것들이며 [eqn: tau] 는 초기산화막을 얻는데 걸리는 시간을 나타낸다.

식 (11) 의 근을 구하면,

[eqn: X_o = A over 2 LEFT [ SQRT { 1 + { t + tau} over {A^2 / 4B } }-1 RIGHT ] ~~----(12)]

여기서 두기지 경우를 구분할 수 있는데

1) 산화 초기의 경우 즉 [eqn: t + tau ~~<< A^2 /4B]

[eqn: X_o~ approx~ A over 2 LEFT [ 1 + 1 over 2 LEFT ( { t + tau} over {A^2 / 4B } RIGHT ) { }-1 RIGHT ] ~~## or~~~~~~~~~~~~~~~~~## X_o ~approx~ B over A (t + tau )~~~----(13)]

2) 장시간 산화의 경우 즉, [eqn: t + tau ~>> A^2 / 4B]

[eqn: X_o ~approx~ A over 2 SQRT { { t + tau} over {A^2 / 4B } } ~~~~~~~~~~~ ## or~~~~~~~~~~~~~~ ## X_o^2 ~approx~ B` ( t + tau )~~----- (14)]

이로써 알 수 있는 것은 산화막의 형성시 산화 초기에는 시간에 따라 산화막의 두께가 상수 B/A 에 직선적으로 비례하며 장시간의 산화 경우에는 상수 B 에 의해 포물선 적으로 비례함을 알 수 있다. 따라서 상수 B/A를 직선성장상수 ( Linear rate constant ) 라고하며 상수 B는 포물선 성장상수 ( Parabolic rate constant ) 라고 한다. 이를 물리적으로 해석하면 다름과 같다. 산화 초기에는 산화막과 실리콘과의 계면에서 얼마나 빨리 산소가 소모되어 반응이 일어나는가가 반응 전반에 걸친 steady state flux를 결정짓게되기 때문에 [eqn: K_s] ( 실리콘 표면 산화반응계수 ) 로 나타내지는 B/A 상수가 중요하게 되며 산화 시간에 따라 직선적으로 성장한다. 그러나 산화막이 어느 정도 두꺼워지면 계면에서의 반응보다는 산소분자가 산화막내를 얼마나 빨리 이동하여 산화막과 실리콘의 계면에 도달할 수 있게 되는가 가 반응전반을 좌우하게 되므로 이경우의 rate controling step 은 산소의 산화막내 확산계수로 나타내지는 상수 B가 중요하다.

Deal-Grove model은 초기에 설명했듯이 몇가지의 중요한 가정을 전제로 하였기 때문에 그 유효성이 제한되어 있다.

예를 들어 [eqn: 700 ^o C] 에서 [eqn: 1300 ^o~ C] 이하의 온도 범위, 그리고 0.2 에서 1  기압의 산소분압 및 300 Å에서 2 [eqn: mu]m  정도의 산화막 두께 범위에대한 공정의 경우 일반적으로 이모델이 잘 적용된다. 따라서 최근의 ULSI(Ultra Large Scale INtegration ) 공정에서는 극히 얇은 양질의 산화막 ( < 100 Å ) 형성이 중요한 과제이며 이에 따라 [eqn: K_s] 및 D 와같은 중요상수에 대한 연구가 활발히 진행되고 있다.

3-4  산화공정의 분석

앞서 구한 두가지 반응상수들 즉 직선성장 상수 B/A 와 포물선 성장상수 B 에 대해 산화온도에 대해 실험적으로 분석한 결과를 아래 그림들에 나타내었다.

직선성장상수 및 포물선 상수는 모두 Arrhenius 형의 반응을 보이며 열 활성반응 (Thermally Activated Process ) 라고 할 수 있다. 따라서 C exp ( [eqn: E_A] /kT ) 의 형태로 나타낼 수 있으며 위 그림에서 기울기로부터 활성화 에너지 값 [eqn: E_A] 와 상수 C 값을 결정할 수 있다. 특히 활성화 에너지는 산화반응의 기구를 규명하는 데 결정적인 단서가 된다. 아래 표에 위 그림들로부터 결정된 상수들의 값을 요약하였다.

산화방법	직선성장상수 (B/A)	포물선성장상수 (B)
건식산화 (111)	[eqn: C ~= ~6.23 times 10^6 mu m /hr ~~(111)] [eqn: E_A = 2.0~ eV]	[eqn: C `=` 7.72 times 10^2 ~mu m ^2 /hr] [eqn: E_A = 1.23 ~eV]
습식산화	[eqn: C = 8.95 times 10^7 mu m /hr] [eqn: E_A = 2.0~ eV]	[eqn: C`=` 2.14 times 10^2 ~mu m ^2~ /hr] [eqn: E_A = 0.71~ eV]
스팀산화	[eqn: C `=` 1.63 times 10^8 ~mu m` /hr][eqn: E_A = 2.05~ eV]	[eqn: C `= `3.86 times 10^2 ~mu m ^2 /hr] [eqn: E_A = 0.78~ eV]

여기서 습식산화는 [eqn: 95^o] C 의 bubbler 를 통해 산화시킨 경우이고 스팀산화 (pyrogenic)는 산소와 수소의 가스합성에 의해 산화시키는 경우를 말한다. 그림에서 알 수 있듯이 B/A는 실리콘의 결정방향에 따라 다른 값을 가지며 [eqn: { B/A (100)} over {B/A(100) }] = 1.68 정도를 나타내고 있다. 실리콘의 경우 (111) 방향의 B/A 값이 (100) 의 경우보다 더 큰 이유는 원자밀도가 더 크기 때문이다. 즉 (111) 방향이 (100) 방향보다 원자밀도가 더 크므로 표면에 결합을 이루지 못한 원자결합 (dangling bond)의 수가 더 많고 따라서 산소와의 반응이 그만큼 더 쉽게 일어나게 되므로 계면반응이 중요한 B/A 상수 값도 더 크게 된다. 반면에 상수 B 값은 산화막내에서의 산소분자의 확산 계수가 문제가 되므로 실리콘의 결정방향과는 상관없다. 이는 활성화 에너지를 비교해봐도 알 수 있는데 B/A 의 활성화에너지는 Si 과 Si 과의 결합에너지인 2.0 eV에 매우 근사한 값을 가지고 있는 반면 B의 활성화 에너지는 [eqn: O_2] 또는 [eqn: H_2 O] 의 확산 활성화에너지와 근사한 값을 갖는다. 따라서 앞서 설명한 Deal-Grove 모델에 잘 부합됨을 알 수 있다.

Deal-Grove 모델에 따르면  [eqn: { B} over {A }= { C^*} over { N ~LEFT ( { 1} over {k_s } + 1 over h RIGHT ) }]

이고 [eqn: K_s] 값이 h 값보다 상대적으로 작으므로 [eqn: B over A]는[eqn: {k_s C^* } over N] 으로 근사될  수 있다.  따라서 실리콘 표면 산화반응계수인 [eqn: K_s] 가 열 활성화반응을 함을 알 수 있으며 또 상수 B 의 경우는 B = [eqn: {2DC^* } over N] 이므로 잘 알려진 바와 같이 확산계수 자체가 열활성 반응임을 알 수 있다. 아래 그림 8과 9는 건식산화와 습식산화시 산화온도와 산화시간에 따른 산화막의 두께 변화를 측정한 결과이다.

습식산화는 건식산화에 비해 산화속도가 매우 빠르다 [eqn: 1100 ^o C] 에서 건식산화의 경우 산화막내의 평형농도 [eqn: C^* approx 5 times 10^16 /cm^3] 이고 확산 계수는 [eqn: D approx 5 times 10^3 mu m^2 hr] 인 것으로 밝혀졌으며 습식산화의 경우는 [eqn: C^* approx 3 times 10^19 /cm^3] , [eqn: D approx 4.5 times 10^2 mu m^2 /hr] 이다. 산화속도는 평형농도와 확산계수 모두가 중요한 요소이며 따라서 습식산화가 건식산화보다 빠른 이유는 주로 산화막내의 평형농도가 크기 때문이다.

그림 8 로부터 온도가 낮을 수록 결정방향에 따른 산화숙도의 차이가 크게 나타남을 알수 있으며 이는 습식산화의 경우도 마찬가지다. 그이우는 산화온도가 높을 수록 빠른 시간내에 포물성성장상수가 중요해지기 때문이다. 따라서 같은 온도라 할 지라도 산화시간이 길어질 수 록 결정방향에 따른 산화속도의 차이는 줄어들게 된다.

이 절을 끝내기 전에 초기산화 (initial oxidation)에 대해 살펴보기로 하자.

습식산화의 경우 초기산화두께 [eqn: X_i approx 0] 인데 반해서 건식산화의 경우는 200 Å 정도까지 이르는 것으로 밝혀졌다. 이를 그림으로 나타내면 다음과 같다. 그림에서와 같이 약 100 Å이하의 경우 습식산화보다 건식산화가 훨씬 더 빨리 진행된다. 이러한 현상은 일반적으로 Deal-Grove model에서 와의 설명과는 반대되는 현상이지만 최근의 초고집적 소자에서는 100Å 이하의 산화막 형성이 중요한 관건이기 때문에 초기산화 현상에 대한 연구

는 매우 중요하다. 현재까지 알려져있는 이론은 다음과 같다.

[eqn: O_2~~ LRARROW~ O_2^- ~+ hole `(+)]

이러한 반응에 의해 형성되는 전기장은 [eqn: SiO_2] 와 실리콘 계면에서[eqn: O^-_2]의 확산을 도와주게 된다. 이러한 전기장은 소위 space charge 영역에 걸쳐 형성되고 물리적인 거리는 Debye length로 표현된다. 예를 들어 건식산화의 경우 이 extrinsic Debye length는 150 에서 200 Å 정도이며 습식산화의 경우는 5 Å에 지나지 않는다. 따라서 이에 상응하는 초기산화막 [eqn: X_i] 가 형성되는 것이다.

최근의 얇은 산화막 (< 100Å)은 열산화막에 의존하기보다는 산화막 형성속도가 낮아 두께 통제가 비교적 용이한 플라즈마 산화법에 의해 형성된다. 그러나 이 경우 산화막의 질이 열산화막보다는 나쁘므로 낮은 온도에서의 산화막 형성이 연구되고 있으며 이 경우는 역시 Deal-Grove model로 설명이 어렵기 때문에 이에 대한 많은 연구가 집중되고 있다.

3-5 산화막의 평가

3-5-1 실제공정

산화공정에 쓰이는 정비는 저항로 Iresistance heating furnace) 인체 온도조절이 가장 중요한 문제이다. 최근의 산화로 (oxidation furnace)는 3 개의 온도조절 구역으로 나뉘어져있다. 특히 산소등 가스의 주입부분과 다른 한 쪽인 배출부분의 온도가 인위적으로 다르도록 켬퓨터에 의해 통제되며 주 웨이퍼가 놓이는 중앙부분은 1 도 이내의 통제가 가능하도록 설계된다. (그림 12) 튜브는 보통 용융 quartz 로 만들어지지만 poly-Si 이나 SiC로 만들기도 한다. 튜브는 정기적으로 세척되어야 하며 그 크기가 크기 때문에 보통 튜브 세척장치를 따로 준비하여야 한다.

주 웨이퍼는 앞뒤의 모의 웨이퍼 (dummy wafer)와 함께 기계적인 손상을 최소한 줄이도록 boat 뒤에 놓여져야 하며 될 수 있는 한 빠르게 튜브 안으로 삽입되어야 한다. 이러한 장입과정은 cantilevered boat 를 이용하여 이루어지고 있으며 한번의 작업에 약 50 내지 70장의 웨이퍼가 장입된다. 스팀 (steam)은 quartz flask 내에서 bubbling하여 산화로로 전달시키는 방법과 튜브에에서 산소와 수소를 태워서 수증기를 만드는 pyrogenic steam 법 등이 있다. 이때 산소량을 약간 많게하여 수소의 폭팔을 방지하는 것이 중요하다.

실제 산화공정은 건식산화와 습식산화를 병행하는 수도 있으며 산화후 다른 공정을 행한다음 이어 다시 산화공정을 계속하는 수도 있다. 이러한 경우 산화막의 두께를 정확히 계산하는 것이 중요하다. 우선 같은 온도에서두번에 걸쳐 산화하는 경우 처음 [eqn: t_1] 의 시간동안에 [eqn: X_1]의 산화막을 얻은 후 이어 [eqn: t_2] 시간동안 산화하면 전체 산화막의 두께는 ([eqn: t_1] + [eqn: t_2] ) 의 시간을 산화시킨 것으로 생각하여야한다. 다시말하면 [eqn: t_1] 시간의 산화막 두께와 [eqn: t_2] 시간의 산화막 두께를 합산하여 전체 두께가 ([eqn: X_1] + [eqn: X_2] )라고 계산하면 안된다는 것이다. 또 만약 산화온도가 다른 경우는 처음의 산화온도 [eqn: T_1] 에의해 얻어진 산화막의 두께를 나중에 행한 산화온도 [eqn: T_2] 로 환산하여 시간 [eqn: t_1^*] 를 유도한 다음 이를 나중온도에서의 산화시간 [eqn: t_2] 에 합하여 마치 최종온도 [eqn: T_2] 에서 ([eqn: t_1^*] + [eqn: t_2] ) 시간동안 산화한 것으로 가정하여 산화막의 두께를 계산하여야한다.

3-5-2 산화막의 두께 측정

산화막은 투명하므로 그림 13 과 같이 빛의 간섭효과를 이용하면 쉽게 두께를 알아낼 수 있다.

[eqn: □_1] 과 [eqn: □_2] 의 전파거리차는 [eqn: 2X_o] 이며 이 거리가 빛의 반 파장에 해당하는 경우 파괴간섭효과가 발생하므로 이에 해당하는 색깔을 띄게 된다.

[eqn: 2 X_o = { lambda} over {2 } cdot k over n ~~~~~~k = 1,2,3,cdots]

여기서 n은 [eqn: SiO_2]의 굴절율로 약 1.46 이다.

따라서 산화 후 웨이퍼의 색깔을 관찰함으로써 산화막의 두께를 비교적 정확히 알수 있다. 하지만 색깔에 의한 두께 판정은 주로 웨이퍼상의 산화막의 균일성을 점검하는데 쓰이며 또한 웨이퍼들간의 두께변화를 점검하는데 이용된다. 정확한 산화막의 두께는 얇은 산화막 (<500 Å)의 경우 elipsometer를 사용하고 두꺼운 산화막의 경우는 주로 사용하기가 용이한 nanospec을 사용한다.

3-5-3 전하의 종류

산화막은 절연체이므로 여러 가지 형태의 전하가 존재한다. 이들 중 오염에 의한 전하도 있으며 실리콘과의 계면에 존재하는 피할 수 없는 전하도 있다. 또한 산화 때와 같은 고온에서 이동속도가 큰 전하들도 있으며 비교적 이동하기 어려운 전하들도 있다. 어쨌든 이러한 전하들은 전하를 띄고 있으므로 전기장을 형성하여 전자와 hole 들과 같은 소위 free carrier들과 반응하여 소자의 전기적 특성을 변화시킨다. 예를 들어 MOS 소자의 경우 문턱전압을 변화시키며 유전량의 변화를 나타낸다. 특히 이러한 전하들은 소자가 완성된 후 작동 중에 형성될 수도 있기 때문에 소자에 미치는 영향을 잘 이해하는 것은 매우 중요한 일이다. 아래 그림 14에 일반적 형태의 전하들을 도식적으로 나타내었다.

1) 이동성전하 (mobile ionic charge : [eqn: Q_m] )

이동성전하란 고온에서 이동도가 매우 큰 불순물로 주로 [eqn: Na^+ , K^+ , H^+] 등의 알칼리 이온이 이에 속한다. 이들은 상온이라 할 지라도 전기장에의해 이동이 가능하다. 이동성 이온 전하는 보통 공정재료 , 화학물질, 분위기등에 의해 쉽게 산화막이 오염되면서 생성된다. 이동성 이온전한의 농도는 전형적으로 [eqn: 10^12 /cm^2] 정도지만 소자의 특성에는 매우 큰 영향을 끼친다. MOS 트랜지스터는 bipolar 에 비해 먼저 발상되었지만 bipolar보다 생산에 뒤진 것은 바로 이 이동성 전하때문이다. bipolar에서는 계면의 오염이 문제되지 않으나 MOS 의 경우는 산홤가 (게이트 oxide) 과 실리콘 기판간의 오염은 소자 작동에 치명적이기 때문에 bipolar가 먼저 생산에 성공하게 된 것이다. 또한 MOS 트랜지스터의 경우 pMOS - nMOS - cMOS 등으로 발전되었는데 여기서 전자가 hole에 비해 이동도가 4배 빠름에도 불구하고 pMOS 가 nMOS 보다 먼져 생산된 것은 바로 이러한 이동성 전하때문이었다. 이동성 전하는 앞서 설명한 바와 같이 주로 알칼리 금속으로 양전하를 띄게되고 주로 인간의 땀등에 포함된 [eqn: Na^+] 등이 공종중에 물순물로 산화막에 확산되어 포함된다. 이러한 양전하가 산화막 내에 포함되면 아래 그림 에서 보듯이 전자 (음전하)를 실리콘과 산화막의 계면으로 끌어당기게 되어 문턱전압이하에서도 소스와 드레인 간에 채널이 형성된다.

그림15. 이동성전하에 의한 소스와 드레인 사이의 체널형성

MOS 개발 초기에는 지금과 같이 청정도의 중요성을 인지하지 못하였으므로 산화전 실리콘의 표면을 오염시킬 수 있는 많은 요인들이 존재하였다. 따라서 nMOS 의 경우는 문턱전압이 터무니 없이 낮아서 게이트의 역할이 불가능하게 되며 pMOS 의 경우는 이동성 전하에 의해 모여진 전자를 보상하고도 남을 만큼의 hole 이 모여야 체널 형성이 가능하다. nMOS 는 작동이 전혀 되지 않지만 pMOS 는 문턱전압이 높아지는 해도 작동은 되기때문에 pMOS가 생상에 성공하게 된 것이다. 이후 계면의 청정도가 중요하다는 인식이 들면서 pMOS 보다도 작동속도가 빠른 nMOS로 급속히 대체되었으며 최근에 이르기까지 집적에 nMOS 가 주로 쓰이고 있다.

2) 산화포획전하 (oxide trapped charge : [eqn: Q_ot] )

산화포획전하는 겐이트와 드레인사이에 존재하는 전기장에 의해 전자 또는 hole 이 injection 되는 경우, 외부로부터 radiation에 의해 전자나 hole 이 산화막내에 포획되는 경우 또는 산화막이 국부적으로 break down 되면서 흐르는 내부 전류에 의해 형성되는 경우 등에 의해 생성된며 양전하 또는 음전하를 띄게 된다. 산화포힉전하는 주로 산화막의 결정결함에 관련되며 따라서 양질의 산화막을 형성하는 경우 그 양을 최소화 할 수 있으며 후 열처리를 통해 제거도 가능하다. 보통 [eqn: 10^10 cm^2]이하의 농도를 갖는다. 산화포획전하는 소자의 크기가 점점 작아질수록 산화막의 두께가 얇아져야하고 따라서 VLSI 에서는 심각한 문제이다. 또한 소자를 오래 쓸수록 그 수가 증가하는등, 신뢰성에도 직접 간여하므로 이 전하를 잘 통제하는 것이 중요하다. 특히 최근의 집적공정에 많이 쓰이는 sputtering, RIE 등은 고전압을 사용하므로 산화포획전하량이 증가하게 되어 문제가 심각하다. Hot electron이란 얇은 접합을 이루는 고집적소자에서 드레인의 전기장이 증가하여 형성되는 전자인데 이들이 주로 산화막에 포획되어 산화포획전하를  이루므로 이의 방지를 위한 새로운 공정에 관한 연구가 활발히 진행되고 있다.

3) 고정산화전하 (Fixed Oxide Charge : [eqn: Q_ss])

이 전하는 실리콘과 산화막의 계면에서 실리콘의 이온화현상 때문에 생기는 전하로 본질적으로 생성되는 전하이다. 주로 계면에서부터 20 Å 이내의 산화막내에 존재하며 그 농도는 [eqn: 10^12 /cm^2] 정도이다. 고정산화전하는 산화분위기 또는 후 열처리 분위기에 따라 크게 좌우되며 수소분위기 또는 저온 열처리 ([eqn: 450 ^o] C ) 등에 의해 감소시킬 수 있다. 주로 양전하를 띄게 되는데 실리콘의 결정방향에 따라 크게 좌우된다. 원자밀도가 크면 클수록 실리콘의 결합의 부정합 수가 증가하므로 고정산화전하의 밀도는 (111) > (110) > (100) 이 된다.

4) 계면 포획전하 (Interface Trapped Charge : [eqn: Q_it] )

계면 포획전하는 실리콘과 산화막의 부정합에 의해 형성되는 실리콘 내에서의 전하를 말하며 고정산화전하가 양전하를 띄는데 반하여 이들은 음전하를 띄고 있다. 주로 실리콘의 결함이 깨어지는 현상에 의해 발생됨으로 고정전하와 같이 실리콘의 결정방향에 밀접한 연관을 가지고 있으며 그 양도 고정전하의 양에 기본적으로 비례한다. 계면포획전하는 실리콘의 에너지 띠간격 내에 에너지 준위를 가지게 되므로 전기적으로 실리콘과 직접 상호작용을 하게되어 재가 function 및 surface potential 등에 영향을 준다. 저온 [eqn: H_2] 열처리 ( [eqn: approx 450^o C] ) 에 의해 감소될 수 있으며 보통 [eqn: 10^10 /cm^2] 이하이다.

3-5-4 C-V 측정

C-V (Current -Voltage ) 의 측정은 산화막의 특성분석에 매우 중요하며 산화막 형성시 반드시 수행하는 과정이다. C-V 측정에 의해 산화막의 두께는 물론 기판의 doping level 및 앞 절에서 다룬 각종의 산화막 전하에 대해 그 종류 및 양을 정확히 측정할 수 있다.

DRAM과 같은 소자의 경우는 C-V 측정에 의해 얻어지는 capacitance (유전량) 그 자체도 중요하며 또한 문턱전압에 대한 정보도 알 수 있으므로 매우 유익하다. 또 소자의 신뢰성 판단도 가속측정 (accelerated test)에 의해 가능하다. 본 절에서는 C-V 측정에 대한 기본 이론만을 다루고 실제 측정에서 나타나는 현상을 중심으로 다루며 자세한 수식의 도출은 반도체 물리학 (semiconductor physics)를 다루는 보통의 책들에서 찾을 수 있으므로 다루지 않겠다.

산화막을 실리콘 기판 위에 형성할 경우 산화막 위에 금속 (보통 알루미늄)을 증착시켜 패턴을 형성하면 간단한 capacitor가 된다. 이 경우 산화막을 사이에 두고 금속과 실리콘기판에 걸어주는 전기장에 의해 다음과 같이 세 가지의 형상이 나타난다. 이 세 가지 현상에 대해 capacitor의 물리적인 반응, 등가회로 및 C-V 측정 결과를 그림 16에 나타냈다.

A) 우선 N 형 실리콘을 기판으로 산화막을 키워 capacitor를 만들었을 경우 금속전극에 양극을 가하면 실리콘과 산화막 계면에 전자가 모이게 되며 이때는 단지 산화막에 의한 유전량이 특정된다. 이때 측정되는 유전량은 산화막의 두께에 다음과 같이 관련이 있으므로 [eqn: C_o] 으로부터 두께를 계산할 수 있다.

[eqn: C_o = { k_o `epsilon_o` A} over {X_o }]

여기서 [eqn: C_o] 은 산화막의 capacitor이고 [eqn: k_o] 은 산화막의 유전상수, [eqn: epsilon_o] 은 permitivity A는 전극의 면적이며 [eqn: X_o] 은 산화막의 두께이다.

B) 금속전극에 음극을 가하면 실리콘 내의 전자들이 전기장에 의해 계면으로부터 멀어지게 되므로 실리콘과 산화막 계면에서부터 전기장의 크기에 따라 소위 공핍측 (depletion layer) 가 형성되고 이에 의한 capcitance가 산화막에 의한 capcitance와 직렬 연결된다. 따라서 가해주는 전기장의 크기가 클수록 capacitance는 감소하게 되며 공핍층에 의한 capacitance는 다음과 같이 나타낼 수 있다.

[eqn: { C} over {C_o } = { 1} over { SQRT { 1 + { 2 `k_o^2 `epsilon _o} over {q `N_D` k_s` X_o^2 }cdot V_G } }]

여기서 [eqn: k_s] 는 실리콘의 유전상수이고 [eqn: N_D] 는 실리콘의 도펀트 농도이다. [eqn: V_G] 는 금속전극에 가해준 전압인데 결국 depletion의 경우는 capacitance 가 가해주는 전압에 대해 [eqn: sqrt {V_G}] 에 비례함을 알 수 있다.

또한 도펀트 농도에 반비례하므로 depletion 중의 capacitance를 측정함으로써 기판의 농도에 대한 정보도 알 수 있다.

C) 만약 금속 전극에 보다 큰 음극의 전기장을 가하게 되면 공핍층 내에 양전하를 띈 hole 들이 모여들게 되어 산화막과 실리콘 계면에 역전층 (inversion layer)를 형성하게 된다 이때는 공핍층이 두께가 이미 최대치로 고정되며 따라서 capacitance는 최저치로 더 이상 변화하기 않게 된다. 역전층에 모여든 hole의 농도가 충분하면 MOS 트랜지스터의 경우 소스와 드레인간에 전류가 흐를 수 있게되며 따라서 이때의 전압을 문턱전압이라 한다. 문턱전압은 정확히 계산될 수 있으며 다음의 식으로 나타낼 수 있다.

[eqn: V_T` =` phi_MS~ -~ Q_ss over C_o~ +-~ 2 phi_F ~+-~ { SQRT { 2 q` k_s` N_D ~(2 phi_F ) } } over {C_o }]

[eqn: phi_MS] : 금속과 실리콘의 work function 차이

[eqn: phi_ss] : 고정산화전하

[eqn: phiF] : flat band potential

여기서 음부호는 N형 실리콘 기판의 경우이고 양부호는 P형 실리콘기판의 경우에 해당한다. 따라서 C-V 측정에 의해 고정 전하의 양을 알 수 있다.

Detailed Explanation (attached)

이상을 요약하면,

C-V 측정에 의해 [eqn: C_o] 으로부터 산화막의 두께 ([eqn: X_o])을 구할 수 있으며 [eqn: C_min] 으로부터 도펀트의 농도 ([eqn: N_D] )를, 그리고 문턱전압으로부터 고정산화전하 ([eqn: Q_ss] )를 알 수 있다. 이외에도 C-V 측정방식을 변화시키면 산화막내에 존재하는 특정전하에 대한 정보를 알아낼 수 있는데 그 한 예로 이동성 전하에 대해 알아보기로 하자.

이동성 전하에 대해서는 약 [eqn: 300 ^o C] 로 가열한 상태에서 C-V 측정을 하면 알 수 있는데 금속전극에 가해준 극성 (polarity)에 따라 이동성 전하들이 움직이므로 그림 17 에서와 같이 이력곡선 (hysteresis )를 보이게 된다.

그림 17. 이동성전하가 C-V 곡선에 미치는 영향

예를 들어 만약 1000 Å [eqn: SiO_2] 에 1 ppm 의 [eqn: Na^+] 이온이 함유되어 있다면 이는 약 [eqn: 10^16 cm^3] 농도이고 면적 당 약 [eqn: 10^11 /cm^2] 의 농도로 나타낼 수 있으므로 문턱전압의 변화는 다음과 같이 약 0.5 volts에 해당한다.

[eqn: TRIANGLE V_T~ approx ~{ [Na^+ ]} over {C_o } `= `{ 10^11 /cm^2} over {(3.1 times 10^-8 F /cm^2 `) times (1.6 times 10^-19 coul` ) }~approx~ 0.5~ volts]

즉 1 ppm의 Na^+ 이온이 문턱전압에 미치는 영향이 심각함을 알 수 있다.

3-6 Advanced Topics

3-6-1 산화막의 형성시 불순물의 재분포

실리콘을 열산화 시키면 앞서의 절에서 설명하였듯이 기판 실리콘이 소모되면서 산화막이 성장하게 된다. 이때 기판 실리콘이 도펀트를 함유하고 있을 경우 도펀트들이 산화막내에 포합되게 되지만 실리콘과 산화막은 서로 다른 물질이므로 도펀트의 재분배가 이루어진다. 반도체란 도펀트의 양에 따라 전기전도도가 민감하게 달라지므로 이러한 재분포는 소자의 특성에 큰 영향을 미치게 된다.  따라서 산화시 기판 실리콘내의 불순물이 특히 실리콘 표면 (산화막과의 계면) 에서의 농도가 어떻게 달라지는가 하는 문제는 매우 중요하다.

산화막의 성장시 불순물이 어떻게 재분포하게 되는가는 다음의 세가지 요소에 의해 결정된다.

i) 평형분리상수 ( equilibrium segregation coefficient )

산화막내에 함유될 수 있는 불순물의 양은 실리콘 내에 함유될 수 있는 불순물의 양과 다르므로 평형반응시 제 2의 고상 (precipitation)을 형성하지 않은 채 함유 될 수 있는 최대 허용치 (고상 고용 : solid solubility ) 의 비율을 평형분리상수라고 하며 다음과 같이 정의된다.

[eqn: m = { C_Si} over {C_SiO_2 }]

m 값은 평형상태도로부터 구할 수 있으며 m>1 인 경우는 산화막이 형성될 때 실리콘 쪽으로 불순물이 배척되어 실리콘 계면에 불순물이 쌓이게 되며 m <1 의 경우는 불순물이 산화막내에 흡수되는 현상을 보여 실리콘 계면에 불순물의 고갈이 발생된다. p형 반도체의 도펀트인 보론의 경우 m 겂이 0.3 이며 n 형 반도체의 도펀트인 인과 비소는 약 10 정도가 된다. 또 Ga 의 경우 m 값이 20 정도로 매우 불순물의 재분포가 발생한다.

ii) 확산 계수의 비

계면에서 고갈 또는 누적된 불순물이 장시간의 산화에 의해 어떻게 달라질 것인가는 불순물의 확산계수가 산화막과 실리콘 내에서 얼마나 다른가에 좌우된다. 즉 산화막에서의 확산계수가 실리콘에서보다 크면 비록 m > 1 인 경우라 하더라도 실리콘 계면에서 불순물의 고갈이 이루어질 것이다. 그러나 일반적으로 반도체 공정에 쓰이는 도펀트들, 즉 보론, phosphorous, 그리고 arsenic 등은 모두 산화막내에서의 확산속도가 실리콘내에서 보다 매우 작다. 단지 갈리움의 경우는 산화막내에서의 확산속도가 더 큰 것으로 밝혀져 있다.

이 두가지 사항을 고려하여 계면에서의 불순물 재배치를 도식적으로 나타내면 그림 18과 같다.

examples : a. Boron ( m [eqn: approx] 0.3 )

b. Boron with [eqn: H_2] ambient

c. Phos, As (m [eqn: approx] 10 )

d. Gallium ( m [eqn: approx] 20 )

일반적으로 Si 또는 [eqn: SiO_2] 내의 불순물 분포는 computer를 이용하여 확인할 수 있는데 균일하게 substrate 가 doping 되어 있고 parabolic oxidation이 적용되는 경우 즉,

[eqn: dx over dt = B over {2x + A} approx B over 2x = 1 over 2 sqrt {B over t}]

이 경우 the time dependencies in  D and [eqn: dx over dt] cancel and the results shown below can be obtained.

3-6-2 masking properties

The last boundary condition -d) arises because of the need to maintain continuity of flux through the Si / [eqn: SiO_2] interface. The solutions to the two differential equations are infinite series. If we take only the first term, then the solutions are of the form :

[eqn: C_2 ( x,t) approx C_o left( 2mr over {m+r}right) erfc left[ {x_o + r x }over{2 sqrt{D_1 t}}right]]

where, [eqn: r ==sqrt {D_1 over D_2}]

In actual practice, experimentally determined curves like those shown above are used. The Phos curves apply for all sources. The Boron curves apply for [eqn: B_2 O_3] . For [eqn: B_2 H_6] the phosphorous curves should be used.

3-6-3 Crystallographic Orientation and Dopant Effect

1. Since [eqn: SiO_2] has no long range structure caused by crystal orientation of substrate, diffusivity or B should not be affected.

2. Chemical reaction at the interface Si / [eqn: SiO_2] should be affected by crystal orientation, i.e., B/A should be affected. B/A is proportional to available surface Si bond density so that B/A <111> is greater than B/A <100>

High substrate doping levels

Note that

1. As we predicted for the N-type impurites, the interface reaction rate or B/A is strongly affected by doping because these impurities pile up at the silicon surface

2. The [eqn: O_2] or [eqn: H_2 O] diffusivity or B is essentially unaffected because very little of the dopant ends up in the growing oxide layer.

3-6-4 HCL Oxidation

1. lower oxide charge density at Si-[eqn: SiO_2] interface : widely used in      MOS devices.

2. Greater oxide stability - [eqn: Na^+]

3. Improved dielectric breakdown voltage

* possible effects

1. [eqn: H_2 O + O_2]

2. Cl near interface may affect reaction rate -> B/A

3. Cl in oxice may affect diffusivity -> B

4. Si etching by Cl or HCl at high temperature

3-7 Summary

Core Findings

1. linear rate constant for initial oxidation and parabolic rate constant for long term oxidation

2. 산화막을 이용하여 capacitor를 만드는 MOS 소자의 경우 문턱전압을 계산에 의해 정확히 예측할 수 있다.

3. 산화막 내에는 적어도 4 가지 이상의 전하가 존재하여 산화막 특성을 좌우하게 된다. 이들에 대한 분석은 C-V 측정등을 통해 할 수 있으며 실제 소자의 작동상태에 막대한 영향을 준다.

4. 불순물이 포함된 실리콘을 산화하면 불순물의 재배치가 일어나며 소위 segregation coefficient 에 의해 재배치되는 불순물의 농도를 예측할 수 있다.

5. Calculation of the final oxide thickness after the multiple oxidation processes.

6. 빛 반사에 의한 두께측정은 산화막의 균일성 평가에 효과적인 방법이며 실제두께의 측정은 ellipsometer에 의한다.

7. C-V 측정으로 산화막의 두께를 비롯하여 dopant 농도 및 산화막내에 포획된 전하의 종류 및 농도를 알수 있으므로 실제 공정에서는 반드시 행해지는 수단이다. 의 전하값이 1에서 멀어질수록 도펀트의 분포가 불균일하게 된다. 따라서 Boron으로 도핑된 p-type wafer 들이 n-type wafer 보다 품질도 우수하고 싸다.

8.  HCl 산화법은 현재 널리 집적회로 가공에 널리 쓰이고 있는 공정이다.